久久久久久久精品成人热小说_极品少妇被猛得白浆直流草莓视频_色欲AⅤ蜜臀AV在线播放_人妻厨房出轨上司HD院线波

2023年(nian)3月24日，半導體行業(ye)先驅、英特爾(er)聯合創始(shi)人、“摩(mo)(mo)爾(er)定律”提出者戈(ge)登(deng)·摩(mo)(mo)爾(er)在他夏(xia)威(wei)夷的(de)家中去世，享年(nian)94歲。伴隨著戈(ge)登(deng)·摩(mo)(mo)爾(er)的(de)去世，似(si)乎(hu)他提出的(de)摩(mo)(mo)爾(er)定律也正(zheng)在逐(zhu)漸成(cheng)為歷史長河(he)中的(de)一個名詞。

而現實(shi)也似乎(hu)確實(shi)如此(ci)，近年(nian)來，伴隨著半導體(ti)行業的制程工藝即將逼近物理極(ji)限，帶來的就是每一代(dai)晶體(ti)管密度的增速(su)在放緩，芯片(pian)主頻的提升速(su)度更慢，性(xing)能(neng)的改(gai)善越來越難。

這一(yi)切的現實，看起來都(dou)在印證(zheng)一(yi)件事——摩爾定律(lv)正逐漸邁向(xiang)最后極限。

也正是在這樣的背景下，英(ying)偉達的創(chuang)始人、CEO黃(huang)仁勛表示，以類(lei)似成本(ben)實現(xian)兩倍業績(ji)預期對于芯片行業來說已成為過去，“簡(jian)而言之，摩爾定律已經死(si)了(le)。”

但是，也有科技巨頭并不這么認為(wei)，在(zai)IntelInnovation2022的(de)開幕(mu)活動(dong)上，英特爾現任(ren)CEO帕特·基辛格聲(sheng)嘶力(li)竭地表示，“摩(mo)爾定律”沒有死，它還(huan)活得好好的(de)。

而與(yu)英特爾持(chi)有(you)同(tong)樣(yang)態度的，還有(you)英偉達的老對手AMD。最近，蘇姿豐在接受《巴倫周刊》的采(cai)訪中，她明確(que)地表示，摩爾定律(lv)當(dang)前并未消亡，只(zhi)是有(you)所(suo)放緩(huan)，當(dang)前我們需要采(cai)取不同(tong)的方式(shi)來(lai)克服性能、效率(lv)和成本上的挑戰。

她提到：“晶(jing)體管成本(ben)的增(zeng)加、密度提高帶來的改進，每一代的綜合性能提升(sheng)可能都不(bu)大，但(dan)我(wo)(wo)們通過不(bu)斷(duan)地(di)更迭，一步一步地(di)向(xiang)前邁進。我(wo)(wo)們今天(tian)在3nm方面做了(le)很多工(gong)作，也在研究(jiu)2nm，將繼續使用Chiplet這類結構來繞過摩爾(er)定律的一些挑戰(zhan)。”

那么，為什么說黃仁勛認為摩爾定律(lv)已經(jing)死了？為什么英特(te)爾、AMD、臺(tai)積電(dian)等(deng)巨(ju)頭卻因(yin)Chiplet技(ji)術而信心滿滿？在3nm工藝良率不高(gao)、1nm及以下工藝尚不明朗的情況下，Chiplet又(you)(you)是怎樣掀起一場架構(gou)創新層面的革命(ming)？對我國被(bei)卡脖子的芯片(pian)企業又(you)(you)有多大的幫(bang)助呢？

本文將以Chiplet走(zou)到臺前的(de)(de)原因，國(guo)際各大廠商(shang)應用狀(zhuang)(zhuang)況(kuang)，國(guo)內受益產業鏈及相(xiang)關公司的(de)(de)順序展(zhan)開，以期為讀者展(zhan)現(xian)新技(ji)術的(de)(de)發展(zhan)狀(zhuang)(zhuang)況(kuang)及投資機會。

1

Chiplet走(zou)到臺前，是一(yi)種(zhong)必然

從1987年的(de)1um制(zhi)程(cheng)到2015年的(de)14nm制(zhi)程(cheng)的(de)發展歷程(cheng)中，集(ji)成電(dian)路(lu)制(zhi)程(cheng)的(de)迭代大致(zhi)符合“摩爾定律”的(de)規律，隨著工(gong)藝進步，集(ji)成電(dian)路(lu)上晶體(ti)管密度不斷提升，驅動計(ji)算機性能保持幾何(he)級數增長，而性能的(de)快速提升也推動了芯片價格(ge)迅速下降。

但自2015年以來(lai)，集成電路(lu)先進制程的(de)發展開始放緩，7nm、5nm、3nm制程的(de)量產進度均落后于預期。

而隨(sui)著(zhu)臺積電宣布2nm制程(cheng)工藝實現突破，量子(zi)物理的(de)影響(xiang)也逐漸顯著(zhu)了(le)(le)起(qi)來，現有集成(cheng)電路制程(cheng)工藝已經接(jie)近了(le)(le)物理尺(chi)寸的(de)極限，因此很難(nan)進一步往前推進，摩(mo)爾(er)定(ding)律發展陷(xian)入瓶頸，行業(ye)也正(zheng)式(shi)進入了(le)(le)“后(hou)摩(mo)爾(er)時代”。

而(er)在量子物理效應極大地(di)制(zhi)(zhi)約了(le)摩(mo)爾(er)定律的正常延續(xu)外，先(xian)進(jin)制(zhi)(zhi)程推(tui)進(jin)所帶來的經(jing)濟效益也正在銳減。

根據IBS報告，以全球某領(ling)先智能(neng)手機(ji)公司為例，其晶體(ti)管(guan)的生產成本在16nm工藝節點下為每10億個(ge)晶體(ti)管(guan)4.98美(mei)元，而7nm工藝節點下為2.65美(mei)元。但(dan)是整(zheng)體(ti)來說，摩爾(er)定律持續推進所帶(dai)來的成本下降(jiang)正在逐步放(fang)緩，并(bing)逐漸難以覆蓋昂貴研發(fa)成本的投(tou)入。

那么(me)，在摩爾定(ding)律的(de)經濟效益快(kuai)速降(jiang)低(di)、先進制程(cheng)難以(yi)突破物(wu)理(li)極限的(de)情況(kuang)下，集成電(dian)路產業就只(zhi)能止步不(bu)前(qian)了嗎？

答案自然是否，在(zai)先(xian)進(jin)制程(cheng)之外，先(xian)進(jin)封裝(zhuang)與(yu)架(jia)構創新(xin)同樣能(neng)夠在(zai)一定程(cheng)度上彌補(bu)先(xian)進(jin)制程(cheng)的缺失，使用面(mian)積和(he)芯片的堆疊來換(huan)取算力和(he)性能(neng)，而這就需要引入系統級別(bie)的新(xin)設計(ji)理(li)念，而Chiplet便是其中之一。

作為先進(jin)封裝技(ji)術的代表，Chiplet走向(xiang)了(le)和傳統SoC完(wan)全不同的道(dao)路(lu)。

隨(sui)著對芯(xin)片(pian)性能的(de)要求(qiu)日益提高，傳統單片(pian)SoC變得(de)太(tai)大且(qie)成本(ben)過高，良率風險(xian)也逐漸攀(pan)升(sheng)。在此背景下，集成電(dian)路(lu)產業開始思考將不(bu)同(tong)工(gong)藝的(de)模塊(kuai)化(hua)芯(xin)片(pian)進(jin)行組合(he)封裝。

Chiplet將復(fu)雜SoC芯(xin)片(pian)拆解成一(yi)(yi)組(zu)具有單獨功能的小芯(xin)片(pian)單元die（裸片(pian)），通過die-to-die將模塊芯(xin)片(pian)和底(di)層基礎芯(xin)片(pian)封裝組(zu)合在一(yi)(yi)起(qi)，可(ke)以降低成本，減(jian)少浪(lang)費，并(bing)大大改善可(ke)靠性。

而其底層的(de)實(shi)現(xian)原理與(yu)搭積木相仿，從(cong)設(she)計時就按照不(bu)同的(de)計算單(dan)元(yuan)或功能(neng)單(dan)元(yuan)對(dui)其進行(xing)分(fen)解，然后每個(ge)單(dan)元(yuan)選擇最適合的(de)工藝(yi)制程進行(xing)制造，再將這些模塊(kuai)化的(de)裸(luo)片互聯(lian)起來，通過先進封裝技(ji)術，將不(bu)同功能(neng)、不(bu)同工藝(yi)制造的(de)Chiplet封裝成(cheng)一個(ge)系(xi)統芯(xin)片，以實(shi)現(xian)一種(zhong)新形式的(de)IP復用。

與傳(chuan)統(tong)的SoC相比，Chiplet在設(she)計靈活度(du)、設(she)計與生產成(cheng)本(ben)、上(shang)市(shi)周(zhou)期(qi)等方面有著明顯(xian)的優勢。

首先，Chiplet在很大程度上(shang)降低芯片設(she)(she)計(ji)的復雜程度，有(you)效降低研發與設(she)(she)計(ji)成本。

Chiplet芯粒設計靈活(huo)，且可重復使用(yong)，可以僅對芯片上的部分單元進(jin)行選擇性(xing)選代(dai)，即(ji)可制(zhi)作出下一代(dai)產品(pin)，加速產品(pin)上市周(zhou)期。并且，Chiplet通過采(cai)用(yong)已知合格裸片進(jin)行組合，也能有效縮短(duan)芯片的研發周(zhou)期及節(jie)省研發投入。

據悉，設(she)計(ji)28nm芯片的(de)平均成本(ben)(ben)為4000萬美(mei)元，設(she)計(ji)7nm芯片的(de)成本(ben)(ben)上升至2.17億美(mei)元。而TheLinleyGroup的(de)白皮書(shu)中提出，Chiplet技術可以將(jiang)大型7nm設(she)計(ji)的(de)成本(ben)(ben)降低25%。

其(qi)次，Chiplet能(neng)夠顯著提高大(da)型芯(xin)片的良(liang)率，降本(ben)增效(xiao)。

傳統的(de)SoC將(jiang)多(duo)個不同類型計(ji)算(suan)任務的(de)計(ji)算(suan)單元(yuan)以光刻形式集成(cheng)在同一片(pian)晶圓(yuan)上，隨著先進制程(cheng)不斷推進，單位面積上集成(cheng)的(de)晶體(ti)管數量越來越多(duo)，芯(xin)片(pian)生產中(zhong)的(de)工(gong)藝誤差和加工(gong)缺陷顯(xian)得愈發明顯(xian)，也對制造(zao)過程(cheng)中(zhong)的(de)芯(xin)片(pian)良率提出較高(gao)挑戰，因為一個微小的(de)缺陷就可能導致整個大芯(xin)片(pian)報廢。

而(er)Chiplet方案(an)則通過(guo)將(jiang)大芯(xin)(xin)片(pian)分成更小的芯(xin)(xin)片(pian)的方法(fa)，將(jiang)單一裸片(pian)面(mian)積做小，這(zhe)樣就算有缺(que)陷(xian)出現，也只會導(dao)致(zhi)缺(que)陷(xian)所在位(wei)置的小芯(xin)(xin)片(pian)報廢，而(er)不會導(dao)致(zhi)整個芯(xin)(xin)片(pian)無法(fa)使用，有效地提高了芯(xin)(xin)片(pian)的良率。

最后，Chiplet還可以通過更(geng)加(jia)更(geng)加(jia)合適的制(zhi)程選擇大幅降低芯片制(zhi)造成本，縮短(duan)上(shang)市周期。

傳統(tong)SoC中(zhong)的每個邏輯計算單元對(dui)性能要求(qiu)都很高，整體依賴先進(jin)制(zhi)(zhi)程，具有(you)極(ji)高的生產壁壘(lei)與(yu)制(zhi)(zhi)造成本；Chiplet方案則可(ke)針對(dui)不同的模(mo)塊采取不同合適的制(zhi)(zhi)程，分別(bie)進(jin)行(xing)制(zhi)(zhi)造或(huo)是對(dui)外進(jin)行(xing)采購(gou)，最后采用先進(jin)的封裝技術進(jin)行(xing)組(zu)裝，將相對(dui)落后制(zhi)(zhi)程的芯片(pian)與(yu)先進(jin)制(zhi)(zhi)程的芯片(pian)相組(zu)合，大幅(fu)降低了芯片(pian)的制(zhi)(zhi)造成本。

此外，還可以對(dui)不同芯(xin)片進(jin)行分別選擇性(xing)地迭代(dai)，而(er)迭代(dai)部分裸芯(xin)片后便可制作出下一代(dai)產品，大幅(fu)縮短產品上(shang)市周(zhou)期(qi)。

進入后摩爾時代(dai)，SoC開始在供電、功(gong)耗和(he)散熱等(deng)方(fang)(fang)面力(li)有不(bu)逮、設計生產(chan)全流程成本大幅增加(jia)、制程工藝(yi)接(jie)近(jin)極限(xian)之時，Chiplet作為當下較(jiao)最關注的(de)半導體(ti)發展方(fang)(fang)向之一(yi)，能夠有效降低(di)能夠有效降低(di)芯(xin)(xin)片(pian)(pian)設計與制造的(de)門檻，或將成為未來十數年(nian)中下提升(sheng)芯(xin)(xin)片(pian)(pian)集成度與算力(li)的(de)重(zhong)要(yao)途徑。

2

蘋(pin)果(guo)華為(wei)英特爾AMD

力(li)推Chiplet產品化落地

在如(ru)此多的優勢之下，Chiplet自然得到了(le)眾多國際巨頭的青睞，而(er)Chiplet技術(shu)(shu)的內(nei)部，也(ye)分為了(le)兩大技術(shu)(shu)門派。

一(yi)類是基于功(gong)能劃分到(dao)多(duo)個(ge)(ge)Chiplets，而每個(ge)(ge)Chiplet不(bu)包(bao)含完整功(gong)能集合，而是通過(guo)不(bu)同(tong)(tong)Chiplets組合封(feng)裝實現(xian)不(bu)同(tong)(tong)類型的(de)產(chan)品，其中的(de)主流代表有華為的(de)HuaweiLego架(jia)構與超(chao)威半導體的(de)AMDZen2/3架(jia)構。

而另(ling)一類(lei)則是每(mei)個Chiplet中都(dou)包(bao)含較為獨立完整的(de)(de)(de)功能集合，通過多個Chiplets級聯來獲得性(xing)能的(de)(de)(de)線性(xing)增長，其中的(de)(de)(de)主流(liu)代表(biao)有蘋(pin)果的(de)(de)(de)AppleM1Ultra和英特(te)爾的(de)(de)(de)IntelSapphireRapids。

其(qi)中，AMD作為(wei)引領Chiplet風潮、產品(pin)化進度(du)最快的(de)廠商(shang)，其(qi)自2019年(nian)的(de)Zen2架構便開始(shi)采用Chiplet技術(shu)，基于Zen2架構的(de)產品(pin)在(zai)單/多核處理能(neng)力上均有很大(da)提升，能(neng)耗比改善明顯。

使用了(le)(le)Chiplet技(ji)術的第(di)二代(dai)霄龍處理(li)器與第(di)一代(dai)相比(bi)，核數增(zeng)加了(le)(le)100%，晶體管(guan)數增(zeng)加了(le)(le)102%至380億，而硅(gui)片面積僅增(zeng)加了(le)(le)18%，這充分(fen)顯示了(le)(le)7nm制程(cheng)下高密度(du)優(you)勢。此外，第(di)二代(dai)的整數和(he)浮點運算性(xing)能也分(fen)別提升了(le)(le)144%和(he)97%。

此后，AMD也聯手臺(tai)積(ji)電(dian)，借助(zhu)臺(tai)積(ji)電(dian)先(xian)進的封裝工(gong)藝，共同(tong)推出了3DChiplet產品，并于2022年推出了RDNA3架(jia)構的7000系顯(xian)卡，而這也是史上第一款采用(yong)Chiplet技術的GPU。

在(zai)3DChiplet技(ji)術的(de)支(zhi)撐(cheng)下(xia)，AMD產品的(de)競爭力逐漸提升，近兩年來，AMD旗(qi)艦CPU、GPU的(de)性(xing)能不斷提升，雖然與英特爾(er)相比仍有(you)所欠缺，但市場中已經基本形成了兩大(da)寡頭(tou)競爭的(de)局面(mian)。

同(tong)時，AMD旗下(xia)含Chiplet技(ji)術的(de)CPU產(chan)品銷量(liang)占(zhan)比不(bu)斷(duan)提高，在2021年(nian)(nian)10月至2022年(nian)(nian)12月間，從約80%上升至97%，讓(rang)AMD成為了(le)Chiplet技(ji)術當之無(wu)愧的(de)代言人(ren)。

而在AMD之外，英(ying)特爾(er)基于IDM優(you)勢，也積累(lei)了較為完整的(de)互連(lian)技術優(you)勢。

基于IDM的(de)(de)制造優(you)勢(shi)，英特(te)(te)爾(er)開發了EMIB（全方位互連硅橋）和Foveros兩種封裝技術，分別對應橫向和縱向之間的(de)(de)連接。英特(te)(te)爾(er)FPGA芯片Stratix10最早(zao)采(cai)用(yong)了EMIB支持的(de)(de)Chiplet技術。

2023年，英特(te)爾基于Chiplet技術發布了第四代至強可擴展處理器和(he)至強CPUMax，以及數據中心GPUMax。

至強CPUMax擁有56個性能核(he)(he)，內核(he)(he)的(de)4個小(xiao)芯片(pian)使(shi)用EMIB連接(jie)，進(jin)行自然語言(yan)處理(li)時高帶(dai)寬(kuan)內存優勢可提升20倍(bei)性能。而數據中心(xin)GPUMax是英特爾針對高性能計算加速設計的(de)第一(yi)款GPU產品，一(yi)個封裝中有超過1000億個晶(jing)體管，擁有47個不同的(de)塊和高達128GB的(de)內存。

在(zai)主攻PC端的(de)廠商之外，蘋果也(ye)采用了UltraFusion的(de)架(jia)構(gou)，成功實現(xian)高(gao)速互連(lian)。

2022年3月(yue)，蘋(pin)果推出的(de)M1Ultra芯片(pian)，又一次(ci)觸動了芯片(pian)界(jie)的(de)游戲規則。該是(shi)(shi)迄今(jin)為止蘋(pin)果最(zui)強大的(de)芯片(pian)，盡管很多計算芯片(pian)已(yi)采用(yong)Chiplet技術(shu)提(ti)升性能(neng)，但蘋(pin)果的(de)“拼裝(zhuang)貨”M1Ultra卻(que)還是(shi)(shi)讓PC界(jie)震撼。

M1Ultra支(zhi)持高(gao)(gao)(gao)達(da)(da)128GB的(de)高(gao)(gao)(gao)帶寬、低延(yan)遲統(tong)一內(nei)存，支(zhi)持20個CPU核(he)(he)(he)心、64個GPU核(he)(he)(he)心和32核(he)(he)(he)神經網絡引擎，每秒可運行高(gao)(gao)(gao)達(da)(da)22萬(wan)億(yi)次(ci)運算，提(ti)供的(de)GPU性能(neng)是蘋(pin)果(guo)M1芯片(pian)的(de)8倍，提(ti)供的(de)GPU性能(neng)比最新(xin)的(de)16核(he)(he)(he)PC臺式機還(huan)高(gao)(gao)(gao)90%，而達(da)(da)到峰值性能(neng)時的(de)功耗則要(yao)低100瓦。

而根據M1Ultra發布的(de)(de)UltraFusion圖示(shi)，以及蘋果及其(qi)代工廠臺(tai)積電的(de)(de)公開專利和論文來看，本次M1Ultra芯片的(de)(de)UltraFusion架構(gou)，應是(shi)基于臺(tai)積電第五代CoWoSChiplet技(ji)術(shu)的(de)(de)互連架構(gou)，也(ye)正是(shi)臺(tai)積電在Chiplet技(ji)術(shu)中擁(yong)有如此先進的(de)(de)制造、封裝工藝，才得以實現蘋果的(de)(de)新架構(gou)，進而震撼(han)業(ye)界(jie)。

可以毫(hao)不(bu)(bu)夸張地(di)說，正(zheng)是因為各大廠商不(bu)(bu)斷進行的Chiplet架(jia)構領域(yu)的研究，還(huan)有以臺積電為代表等廠商持續(xu)推(tui)制造工藝，才讓近(jin)年來硬件圈仍能保持較(jiao)快的發(fa)展速度，而未(wei)來對Chiplet的研究，也將繼續(xu)推(tui)進下去。

3

Chiplet，通富微(wei)電和(he)芯(xin)原股份的機會？

在國(guo)(guo)際巨頭(tou)們紛(fen)紛(fen)入局的(de)情(qing)況下，國(guo)(guo)內自然也(ye)有(you)所涉(she)足，但(dan)對于我國(guo)(guo)來(lai)說，Chiplet不僅(jin)僅(jin)意味(wei)著(zhu)尖(jian)端(duan)技術的(de)推進，還意味(wei)著(zhu)國(guo)(guo)產現有(you)半導體制(zhi)造能力的(de)提升(sheng)。

我們在與(yu)華為負(fu)責先進封測核心技術的部門(men)研發總監的交流中，對方表示，對于中國半導體(ti)產(chan)業來說(shuo)，Chiplet技術是在短期(qi)內最有(you)機(ji)(ji)會破局先進制(zhi)程限制(zhi)的路線(xian)。但雖然相當于換到(dao)了(le)一(yi)個(ge)新的賽(sai)道(dao)，有(you)了(le)更多(duo)的機(ji)(ji)會，但整體(ti)上(shang)來說(shuo)國內仍然需要加速(su)追趕，其中封裝作為最有(you)機(ji)(ji)會的產(chan)業鏈環節，涌現了(le)眾多(duo)優秀的國產(chan)廠商與(yu)投資機(ji)(ji)會。

先進封(feng)裝技(ji)術是(shi)Chiplet實施(shi)的(de)基礎和前提，而(er)近年(nian)來(lai)我國封(feng)測行業穩步發展，快速成長。

目前我國集(ji)成電(dian)路(lu)領(ling)域整體國產自給率(lv)較低，尤其是半導體設備、材料與晶圓制造(zao)等(deng)環(huan)節，與國際領(ling)先水平差距較大，而封(feng)(feng)測為我國集(ji)成電(dian)路(lu)領(ling)域最(zui)具國際競爭力的環(huan)節，2022年，中國大陸有4家(jia)企業(ye)進入全球封(feng)(feng)測廠商前十(shi)名，分(fen)別為長電(dian)科技、通富(fu)微電(dian)、華天科技和智(zhi)路(lu)封(feng)(feng)測。

而其(qi)中(zhong)，通富微(wei)電(dian)作為深(shen)度綁(bang)定AMD的廠商，近年來業(ye)績快速增長。

通富微電主要(yao)提供集成電路(lu)設(she)計仿真，圓片(pian)中測(ce)(ce)，封(feng)(feng)裝，成品(pin)測(ce)(ce)試，系統級(ji)(ji)測(ce)(ce)試等一站式服務，在(zai)2022的全球封(feng)(feng)測(ce)(ce)廠商中排名第五。公司封(feng)(feng)裝類型齊全，涵蓋框架類封(feng)(feng)裝、基(ji)板類封(feng)(feng)裝、晶圓級(ji)(ji)封(feng)(feng)裝及COG、COF和(he)SIP等，可以應用(yong)于眾多消(xiao)費、使用(yong)場景。

而得益(yi)于技術的(de)(de)領先，通富(fu)微(wei)(wei)電目(mu)前已(yi)與AMD、英飛凌、意(yi)法半導(dao)體、聯發科、長(chang)江存(cun)儲等(deng)國內外細分領域(yu)頭部廠(chang)商建立(li)了長(chang)期穩(wen)定(ding)的(de)(de)合(he)作(zuo)關系。而作(zuo)為深度綁定(ding)AMD的(de)(de)封測廠(chang)商，通富(fu)微(wei)(wei)電的(de)(de)業績，也伴隨AMD崛起快速增長(chang)。

根據與通富(fu)微電(dian)相關人士的(de)交流，奇偶派(pai)得知AMDGPU80%都是由通富(fu)微電(dian)來進(jin)行封測(ce)，AMD全系列(lie)產品占到了公司收(shou)入(ru)的(de)五成之上(shang)。

通富微(wei)電于2016年(nian)成(cheng)功收(shou)購了(le)AMD蘇(su)州及AMD馬來西亞(ya)檳城各85%股(gu)權(quan)，與AMD形成(cheng)了(le)“合資(zi)+合作”的強(qiang)(qiang)強(qiang)(qiang)聯合模式(shi)，在深度鎖定(ding)了(le)AMD供(gong)應鏈并占據(ju)AMD封測(ce)訂(ding)單(dan)大部分份額的同時，積(ji)極承接國內(nei)外客(ke)戶高端產品的封測(ce)業務，進(jin)一步(bu)增(zeng)強(qiang)(qiang)了(le)公(gong)司(si)業績確定(ding)性。

通富微電(dian)營(ying)收圖

資料來源：choice，東方財富證(zheng)*研究所

而(er)在(zai)Chiplet技(ji)術(shu)方面(mian)，通富微(wei)電提前進行了(le)2.5D/3D等先進封裝技(ji)術(shu)布(bu)局(ju)，公(gong)司目前已建成國內頂(ding)級(ji)超大尺寸FCBGA研(yan)發平臺與(yu)2.5D/3D封裝平臺，各項技(ji)術(shu)布(bu)局(ju)進展順利。

目(mu)前，已經開(kai)始大規模生產(chan)(chan)(chan)Chiplet產(chan)(chan)(chan)品，工(gong)藝節點方(fang)面(mian)，7nm產(chan)(chan)(chan)品成功實現量產(chan)(chan)(chan)，5nm產(chan)(chan)(chan)品也(ye)完成了研(yan)發，進入量產(chan)(chan)(chan)前夕，隨著AMD采用Chiplet技術(shu)的新產(chan)(chan)(chan)品陸續(xu)發布，公司有望充分受益。

而在封測之外，上游的(de)半導體IP在IC設計中，也起著不(bu)可(ke)或缺的(de)作用。

半(ban)導(dao)體IP是(shi)(shi)指(zhi)集(ji)成電路設計(ji)中(zhong)預(yu)先設計(ji)、驗證(zheng)好(hao)的功(gong)(gong)能模(mo)(mo)塊，位于IC設計(ji)上游，提供SoC所需(xu)的核(he)(he)心功(gong)(gong)能模(mo)(mo)塊，該環節(jie)擁有(you)技(ji)術(shu)密集(ji)度高、知識產權(quan)集(ji)中(zhong)、商業價(jia)值昂貴等(deng)特征，是(shi)(shi)集(ji)成電路設計(ji)產業的核(he)(he)心產業要素和競爭力(li)體現。

Chiplet則(ze)開啟了(le)新型(xing)IP復(fu)(fu)用(yong)模(mo)式，將硅(gui)片級(ji)別(bie)的(de)IP進(jin)行復(fu)(fu)用(yong)，大大降(jiang)低(di)了(le)開發時(shi)間、提高(gao)了(le)產品良率(lv)與重復(fu)(fu)使(shi)用(yong)率(lv)，同時(shi)也給予了(le)芯片IP公(gong)司新的(de)發展機遇。

而(er)在(zai)國內，芯原股份(fen)作為業內的佼(jiao)佼(jiao)者，或(huo)將借Chiplet技術快速(su)發展。

芯(xin)原(yuan)股份是國內領先的一(yi)站式芯(xin)片定制服務和(he)半導(dao)體IP授權(quan)服務企業，在全球半導(dao)體IP授權(quan)供應(ying)商中排名第七(qi)，而(er)IP種類與(yu)成長率在全球前(qian)七(qi)中排名均為前(qian)二。

芯原有六大核(he)心處(chu)(chu)(chu)理(li)器(qi)(qi)IP，分(fen)別為圖(tu)形處(chu)(chu)(chu)理(li)器(qi)(qi)IP、神經網(wang)絡(luo)處(chu)(chu)(chu)理(li)器(qi)(qi)IP、視頻處(chu)(chu)(chu)理(li)器(qi)(qi)IP、數字(zi)信(xin)號(hao)處(chu)(chu)(chu)理(li)器(qi)(qi)IP、圖(tu)像信(xin)號(hao)處(chu)(chu)(chu)理(li)器(qi)(qi)IP和顯示處(chu)(chu)(chu)理(li)器(qi)(qi)IP，此外還有1400多個(ge)數模混合(he)IP和射頻IP。

而在(zai)Chiplet領(ling)域的(de)探索上，芯(xin)原股份(fen)在(zai)極早期便前(qian)瞻(zhan)性(xing)布(bu)局IP芯(xin)片化，目前(qian)公司已(yi)經(jing)推出了基于Chiplet架構(gou)所設計的(de)高端應用處理器平(ping)臺，該平(ping)臺12nmSoC版本(ben)已(yi)完成流片和驗證，并正在(zai)進行Chiplet版本(ben)的(de)迭(die)代。

此外，芯(xin)原還是中(zhong)國大陸首個加入UCIe產業聯盟(meng)(meng)的(de)企業，也意(yi)味(wei)著(zhu)受到了國際Chiplet“聯盟(meng)(meng)”的(de)認可。未(wei)來，利用Chiplet技術進行IP芯(xin)片化有望讓(rang)公(gong)司充(chong)分受益于(yu)尖端(duan)技術發(fa)展，帶來全(quan)新商業模(mo)式。

4

寫在最后

進入后(hou)摩爾時代后(hou)，當先進制程難(nan)以推動硬件設備(bei)快速發展之時，Chiplet技術已經成為半導(dao)體行業的重要發展趨勢之一。據研(yan)究機構Omdia數據顯示(shi)，全球Chiplet處理器芯片市場規模預計(ji)到2024年(nian)達58億(yi)美元，而到2035年(nian)將突破570億(yi)美元。

而對(dui)于國內來說(shuo)，在先進制程發展被封鎖(suo)，難(nan)以快速推進的情況下，Chiplet也為(wei)國產替代開辟了新(xin)思路(lu)，有(you)望提升中(zhong)國集成電(dian)路(lu)產業(ye)綜合競爭力，成為(wei)我國集成電(dian)路(lu)產業(ye)逆境中(zhong)的突破口之一。

而在這個產業(ye)發展(zhan)疊加封鎖(suo)突破(po)的大(da)背(bei)景下，國內相(xiang)關產業(ye)鏈也(ye)將迎來價值重塑，產業(ye)鏈中(zhong)的相(xiang)關公司本就實力充足，也(ye)必會(hui)在本次(ci)更換賽道的發展(zhan)中(zhong)躋身國際龍(long)頭，尋找(zhao)到新的業(ye)績增長空間。